(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平8-250731

(43)公開日 平成8年(1998)9月27日

(51) Int.CL. H01L 29/78

織別配号

庁内整理番号 9055-4M

PΙ HOIL 29/78

技術表示會所

9055 - 4M

652H 653C

審査部水 京部水 語水項の数64 FD (全 19 円)

(21)出職番号

特顧平7-351586

(22)出廣日

平成7年(1995)12月26日

(31) 優先機主張番号 08/367,516

(32)優発日

1994年12月30日

(33) 餐先權主張国

米国(US)

(71) 出願人 591077450

シリコニックス・インコーボレイテッド SILICONIX INCORPORA

TED

アメリカ合衆国カリフォルニア州95054・

サンタクララ・ローレルウッドロード

2201

(72)発明者 モハメッド・エヌ・ダーウィッシュ

アメリカ合衆国カリフォルニア州95070・

サラトガ・アパディーンコート 12891

(74)代理人 弁理士 大島 陽一 (外1名)


最終質に続く

(54) 【発明の名称】 高いブレークダウン電圧と低いオン抵抗を兼ね値えたトレンチ型MOSFET

(57)【要約】

【課題】 プレイクダウン湾圧を高く維持したまま。 低いオン抵抗を実現するバーチカルトレンチ型MOSF ETを提供する。

【解決手段】 トレンチ内に形成されたゲートを有す る。スイッチングMOSFETが、前記トレンチに隣接 する比較的高い抵抗率の領域と、トレンチから離れたと ころに設けられる比較的低低抗率の領域とを有するドレ インを有する。ドレインは MOSFETセルの中央領 域における抵抗率よりも更に低い抵抗率を有するデルタ 層も含む。高い抵抗率の領域によって、トレンチのエッ ジ部分 (特にコーナー部分) における電界強度が制限さ れ、ゲート酸化層が損なわれることが回避される。中央 部のデルタ層によって、ブレークダウンの発生がゲート 酸化層から離れたMOSFETセルの中央部近傍に集中 するようにされ、かつオン状態のときにMOSFETの 抵給窓を下げる効果が狙んわる。



【特許請求の範囲】

【請求項1】 トレンチとその中に配置されたゲート とを有する半導体メンバと、

前記半導体メンバに於て前記トレンチに隣接して配置さ れた第1導電型のソース領域と、

前記半導体メンバに於て前記ソース領域に隣接して配置 された第2導電型のボディ領域と、

前記半導体メンバに於て前記ボディ領域に隣接して配置 された前記第1 導電型のドレイン領域とを有するMOS FETであって.

前記ドレイン領域が、

濃いドープをなされた領域と、

前記渡いドープをなされた領域の上層をなし、かつ隣接 するように配置され、前記波いドープをなされた領域に 於ける前記第1導電型のドーパント濃度よりも低い前記 第1導電型のドーパント濃度を有するドリフト領域と、 前記トレンチの底部に隣接して設けられた高い抵抗率と の領域とを有し.

前記高い抵抗率の領域が前記ドリフト領域に於ける前記 第1導電型のドーパント遺度よりも低い前記第1ドーパ 20 ント歳度を有することを特徴とするMOSFET。

【諱求項2】 前記高い抵抗率の領域が前記トレンチ の側壁の一部に接触するように設けられることを特徴と する請求項1に記載のMOSFET。

【請求項3】 前記MOSFETが少なくともその2 つの面を前記ゲートによって囲まれたセルを有すること を特徴とする請求項1に記載のMOSFET。

【請求項4】 前記トレンチから横向きに隔てられ、 かつ前記セルの中央領域に於て前記ボディ領域の下層を なすように配置されたデルタ層を見に有し、前記デルタ 30 ことを特徴とする請求項14に記載のMOSFET。 層が、前記高い抵抗率の領域に於ける前記第1導電型の 前記ドーパント濃度よりも高い前記第1導電型のドーパ ント濃度を有することを特徴とする請求項3に記載のM OSFET.

【詰求項5】 前記トレンチから横向きに隔てられ、 かつ前記セルの中央領域に於て前記ボディ領域の下層を なすように配置されたデルタ圏を更に有し、

前記デルタ層が、前記高い抵抗率の領域に於ける抵抗率 よりも低い抵抗率を有することを特徴とする請求項3に 記載のMOSFET。

【請求項6】 前記デルタ層が、前記ドリフト領域、 前記ボディ領域、及び前記高い抵抗率の領域によって取 り囲まれることを特徴とする請求項4に記載のMOSF ET.

【請求項7】 前記デルタ圏が、前記ボディ領域及び 高い抵抗率の領域によって取り囲まれることを特徴とす A記式項4に記載のMOSFET.

前記デルタ層が、前記高い抵抗率の領域に於ける前記第 1 導電型の前記ドーパント競度よりも大きい前記第1導 電型のドーパント濃度を有することを特徴とする請求項 3に記載のMOSFET。

【請求項9】 前記高い抵抗率の領域及び前記ドリフ ト領域が、エピタキシャル層の中に形成されることを特 徴とする請求項1に記載のMOSFET。

【請求項10】 前記エピタキシャル層が、墓板の表 面上に形成されることを特徴とする請求項9に記載のM 10 OSFET.

【請求項11】 前記高い抵抗率の領域が、前記トレ ンチのコーナー部分に接触するように設けられることを 特徴とする請求項1に記載のMOSFET。

【請求項121 前記デルタ層が、前記トレンチの底 部よりも低い位置まで延在することを特徴とする請求項 4に記載のMOSFET。

【請求項13】 前記ボディ領域が、前記デルタ層の 上側境界部分に接触するように設けられる深い中央部の 濃いドープをなされた領域を有することを特徴とする諸 求項4に記載のMOSFET。

【諺求項14】 前記ボディ領域が、深い中央部分の 濃いドープをなされた領域を有することを特徴とする請 求項8に記載のMOSFET。

前記深い中央部分の濃いドープをな 【諺求項15】 された領域が、前記デルタ装置の上側境界部分に接触す るように設けられることを特徴とする請求項14に記載 OMOSFET.

【請求項16】 前記深い中央部分の濃いドープをな された領域が、前記デルタ層から隔てられて設けられる

【請求項17】 前記セルが、多角形の格子形状のゲ ートによって外囲される形で設けられることを特徴とす る請求項3に記載のMOSFET。

【請求項18】 前記セルが、平行なストライプ形状 トレンチ型ゲートの間に形成されることを特徴とする請 求項3に記載のMOSFET。

前記濃いドープをなされた領域が、 【請求項19】 第2 導電型の下側領域の上層をなすととを特徴とする請 求項1記載のMOSFET.

40 【請求項20】 前記第1導電型のシンカー領域を有 U.

前記シンカー領域が、前記遣いドープをなされた領域と 前記基板の表面との間に延在することを特徴とする請求 項19に記載のMOSFET。

デルタ層を更に有し、 【請求項21】

前記デルタ層が、前記高い抵抗率の領域に於ける前記ド ーパント濃度よりも富い節節管1進電型のドーパント濃

http://www4.ipdl.ncipi.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/NSAPITMP/web4... 11/17/2004

U.

前記デルタ層がとの時前記ウエハを憤切って延在すると とを特徴とする請求項8に記載のMOSFET。

【請求項23】 前記デルタ層の間にゲートトレンチ のパターンが挟まれる形で設けられることを特徴とする 請求項22に記載のMOSFET。

【請求項24】 半導体材料に於けるMOSFETの 製造方法であって、

基板を設ける過程と、

エピタキシャル層を成長させる過程と、

前記エピタキシャル圏が成長させられている間の時間の 少なくとも一部の時間、前記エピタキシャル層に第1導 **電型のドーパントを導入する過程と、**

高い抵抗率の領域を訂正するために前記エピタキシャル 層に導入される前記第1導電型の前記ドーパントを薄く する過程と、

前記半導体材料にトレンチをエッチングする過程と、 前記トレンチ内に絶縁されたゲートを形成する過程と、 ボディ領域を形成するために、前記半導体材料に第2導 電型のドーパントを導入する過程と

ソース領域を形成するために、前記半導体材料に前記算 1 導電型のドーパントを導入する過程とを有することを 特徴とするMOSFETの製造方法。

【請求項25】 前記第1導電型の前記ドーバントの 濃度を薄くする過程が、前記第1導電型の前記ドーパン トの濃度を第1濃度から第2濃度へ急激に低下させる過 程を含むことを特徴とする請求項24に記載の方法。

【請求項26】 前記第1導電型の前記ドーパントの 濃度を薄くする過程が、前記第1導電型の前記ドーパン トの濃度を徐々にかつ単調に低下させる過程を含むこと 30 を特徴とする請求項24に記載の方法。

【請求項27】 前記トレンチをエッチングする過程 が、前記ボディー領域を形成するべく前記第2導電型の ドーパントを導入する過程より前に実施されるととを特 敬とする請求項24に記載の方法。

【請求項28】 前記トレンチをエッチングする過程 が、前記ボディー領域を形成するべく前記第2導電型の ドーパントを導入する過程より後に実施されるととを特 敬とする請求項24に記載の方法。

【請求項29】 前記トレンチをエッチングする過程 40 が、MOSFETセルを形成するために前記トレンチを エッチングする過程を含むことを特徴とする請求項24 に記載の方法。

【請求項30】 前記MOSFETセルが、平行なス トライプ形状に設けられたトレンチの間に形成されるこ とを特徴とする請求項29に記載の方法。

【調本項31】 前記MOSFETを止が 多角形の 記MOSFETセルの中央部近傍に前記第2導電型の前 記ドーパントを導入する過程を更に有することを特徴と する請求項29に記載の方法。

前記中央部の拡散領域が、前記トレ 【請求項33】 ンテの底部より下の位置まで延在することを特徴とする 請求項32に記載の方法。

【請求項34】 前記トレンチの横に配置されたデル タ層を形成するために、前記第1導電型のドーパントを 導入する過程を更に有し、

10 前記デルタ層が、前記高い抵抗率の領域における前記第 1 導電型の前記ドーパント競度を有することを特徴とす る請求項24に記載の方法。

前記デルタ層が、前記半導体材料に 【請求項351 前記第1導電型の前記ドーパントを注入することによっ て形成されることを特徴とする請求項34に記載の方

【請求項36】 前記デルタ層が、前記エピタキシャ ル層の成長過程において、前記第1導電型の前記ドーパ ントを導入することによって形成されることを特徴とす 29 る請求項34に記載の方法。

【請求項37】 前記デルタ層が、前記トレンチの側 壁に至るまで横向きに延在することを特徴とする語求項 35に記載の方法。

【請求項38】 前記トレンチの側壁に至るまで延在 することのないように前記デルタ層を形成すべく。前記 第1導電型の前記ドーパントを導入する前にマスクを形 成する過程を更に有することを特徴とする請求項35に 記載の方法。

【請求項39】 前記マスクが、前記半導体材料の表 面においてコンタクト領域を開けるのにも用いられるこ とを特徴とする請求項38に記載の方法。

【請求項4()】 前記第1導電型の前記ドーパントの 濃度を薄くする過程が、前記第1導電型の前記ドーパン トの遊度を第1 遊度から第2 温度へ急激に低下させる過 程を含むことを特徴とする請求項38に記載の方法。

【請求項41】 前記トレンチをエッチングする過程 が、MOSFETセルを形成するために前記トレンチを エッチングする過程を含むことを特徴とする請求項38 に記載の方法。

中央拡散領域を形成するために、前 【請求項42】 記MOSFETセルの中央部近傍に前記第2導電型の前 記ドーパントを導入する過程を更に有することを特徴と する請求項41に記載の方法。

【請求項43】 前記中央部の拡散領域が、前記マス クを通して形成されることを特徴とする請求項42に記 載の方法。

「聴水道44) 前記マスケが 前記楽選体材料の高

前記基板上に形成されたトレンチであって、前記基板から絶縁されたゲートが前記トレンチの中に配置される、 該トレンチと

前記基板の上側表面と前記トレンチの側壁に隣接するように配置された第1導電型のソース領域と、

前記ソース領域と前記側壁とに隣接して配置された第2 導電型のボディー領域と、

前記トレンチの底部に隣接し、かつ前記ボディー領域の 下側に配置された前記第1導電型の多重抵抗率式ドレイ ン領域とを有し

前記多重抵抗率式ドレイン領域が、

比較的低い抵抗率の第1領域と、

前記第1領域よりも大きい抵抗率を有し、一般に前記第 1領域の上側に隣接して配置される第2領域と

前記第2領域よりも大きい抵抗率を有し、前記第2領域の上側に配置され、かつ前記トレンチの底部に接触するように設けられる第三領域とを有することを特徴とするトレンチ型MOSFET。

【語求項46】 前記第1領域が概ね3.0mQ-c mの抵抗率を有するとを特徴とする語求項45に記載の 20 MOSFET。

【請求項47】 前記第2領域が5×10¹¹~5×10¹⁰cm⁻¹のドーパント機度を有することを特徴とする 請求項45に記載のMOSFET。

【 請求項 4 8 】 前記第2領域が概ね6 × 1 0 ¹¹ c m ¹² のドーパント機度を有することを特徴とする請求項 4 7 に記載のMOSFET。

【請求項49】 前記第2領域が概ね(). 8Q-cmの抵抗率を有することを特徴とする請求項47に記載のMOSFET。

【請求項50】 前記第3領域が3×10¹¹~3×1 0¹⁰ c m⁻¹のドーパント濃度を有することを特徴とする 請求項45に記載のMOSFET。

【 請求項 5 1 】 前記第 3 領域が概ね 3 × 1 0 ¹¹ c m ⁻¹ のドーパント歳度を有することを特徴とする請求項 5 0 に記載のMOSFET。

【請求項52】 前記第3領域が概ね1.5Q-cm の抵抗率を有することを特徴とする請求項50に記載の MOSFET。

【請求項53】 前記ソース領域と前記ドレイン領域 40 との間に電位差が存在し、前記MOSFEがターンオフ 状態にある場合に電界が最大値に達する前記トレンチの 織界部分の1点に接触するように、前記第3領域が設け 前記第4領域が前記第2領域及び前記第3領域よりも低い抵抗率を有することを特徴とする語求項45に記載のMOSFET。

【請求項55】 前記第4領域が、概ね3×10¹⁶ c m⁻¹のドーパント濃度を有することを特徴とする請求項54に記載のMOSDET。

【語求項56】 前記第4領域の横方向の幾界部分が、前記トレンチの側壁から隔てられていることを特徴とする請求項54に記載のMOSFET。

10 【請求項57】 前記第4領域が、前記トレンチの側壁に至るまで横向きに延在することを特徴とする請求項54に記載のMOSFET。

【語求項58】 前記第4領域の上側境界部分が、前記ボディー領域の下側境界部分と接触するように設けられることを特徴とする請求項54に記載のMOSFE T.

【請求項59】 前記第4領域の下側境界部分が、前記第2領域の上側境界部分に接触するように設けられることを特徴とする請求項54に記載のMOSFET。

【語求項60】 前記第4領域の下側総界部分が前記第2領域の上側域界部分から隔てられるように設けられるととを特徴とする請求項54に記載のMOSFET。 【語求項61】 前記ボディー領域が、第2の歳いドープをなされた領域を有することを特徴とする語求項54に記載のMOSFET。

【語求項62】 前記第2の機いドープをなされた領域が、前記第4領域の上側境界部分に接触するように設けられることを特徴とする語求項61に記載のMOSFET。

6 【語求項63】 前記第2の濃いドープをなされた鎖域が、前記第4領域の上側境界部分から隔てられるように設けられるととを特徴とする請求項61に記載のMO SFET。

【請求項64】 前記高い抵抗率の領域が、前記ボディー領域とPN接合を形成し、前記PN接合の少なくとも一部が、前記半導体材料の上側表面と平行な方向に向けられることを特徴とする請求項1に記載のMOSFET。

【発明の詳細な説明】

49 [0001]

【発明の属する技術分野】本発明は、トレンチの中に形成されたゲートを有する電流スイッチングMOSFETに関し、特に ターンオン時の抵抗率が低いトレンチ型

応用分野に於て広く使用されている。一般に、とれらの デバイスはスイッチとして機能し、電源を負荷に接続す るために用いられる。スイッチがオン状態にあるときに は、デバイスの抵抗はできる限り低く抑えることが重要 である。抵抗が高いと、電力が無駄に消費され、かつ過 制な熱が生成されることになる。

【0003】現在使用されているパワーMOSFETの 普通のタイプのものは図1に断面が示されているよう な、プレナー型のDMOSデバイスである。電流はソー ス領域12からP-ボディ領域14の内部に形成された チャネル領域を通ってN-エピタキシャル層16に流れ る。チャネル領域に於ける電流はゲート18によって制 御される。電流はチャネル領域を流れた後、N-エピタ キシャル層16を通して墓板20に流れるが、との基板 20はデバイスのドレインを形成する。 寄生の接合型電 | 昇効果トランジスタ(J F E T) は、N – エピタキシャ ル層16の介入領域の一方の側にP-ボディ領域14が 存在することによって形成される。P-ボディ領域14 とN-エピタキシャル層16との接合部近傍の空芝層2 2は電流経路を押しつぶして電流を妨げ、これによって 20 この領域於ける抵抗値を上昇させる。電流がN-エピタ キシャル層16を通して下方向に進行するにつれ、電流 経路は構に拡がって抵抗は低減する。

【0004】バーチカル電流デバイスの別の形態に於ては、ゲートは「トレンチ」の中に形成される。このようなデバイスはMOSFETの1つのセル100の断面図である図2、及びそのセルの底面図である図3に於てされている。ゲート102及び104はトレンチの中に形成され、ゲート酸化層106及び108によってそれぞれ外間されている。トレンチゲートは(図3にその一部が示されているように)、正多角形のアレイのような格子によっての中に形成されていることが多く、この各格子は1つの相互接続ゲートとなる(ゲート102及び104も同様である)。トレンチゲートは、一連の平行なストライブ形状として形成されることもある。

【0005】MOSFET100は、N-エピタキシャル層110に形成された二重拡散デバイスである。N+ソース領域にはエピタキシャル層110の表面に形成され、これはP+コンタクト領域114も同様である。Pーボディ領域116はN+ソース領域112及びP+コンタクト領域114の下に配置される。金属ソースコンタクト118はソース領域112と接触し、かつソース領域112をP+コンタクト領域114及びP-ボディ

形成することによって形成される。ゲートは燐若しくは ホウ素でドープされたポリシリコン製であるのが一般的 である。

【0007】N-エピタキシャル層110の基板120とP-ボディ116との間の領域111は、一般に基板120よりも薄くN型不純物のドープを成される。これによってMOSFET100の高端圧に対する耐性が増加する。領域111は「薄いドープをなされた領域」若しくは「ドリフト領域」とよばれることもある。(ドリフトとは電界に於けるキャリアの移動を指す。)ドリフト領域111及び基板120はMOSFET100のドレインを構成する。

【0008】MOSFETはNーチャネルMOSFETである。正の電圧がゲート102に印加されると、ゲート酸化層106に隣接するPーボディ領域116の内部のチャネル領域が反転し、ソース領域112と基板120との間に電位差がある場合には、電子がソース領域がチャネル領域を通ってドリフト領域111に流れる。ドリフト領域111に於ては、一定の角度で対角方向に広がって流れる電子があり、この電子は基板120に筒当した後、更に垂直方向にドレインに向かって流れる。他の電流はドリフト領域111を通してまっすぐに流れ、電流の一部はゲート102の下側を流れて、ドリフト領域111を通して下向きに流れる。

【0009】ゲート102は導電性料料でドープされる。MOSFET100はNーチャネルMOSFETなので、ゲート102には幾でドープされたポリシリコンが用いられ得る。ゲート102は、ゲート酸化層106によってMOSFET100の他の部分から絶縁され

 る。ゲート酸化層106の厚みはMOSFET100の 関値電圧を設定するべく選択され、また、これはMOS FET100のプレイクダウン電圧にも影響を与える。 MOSFET100のようなパワーMOSFETのプレイクダウン電圧は200Vよりも低く、60V前後であることが一般的である。

【0010】トレンチ型のMOSFETを魅力的なものにしている特徴のひとつは、上記のように電流がMOSFETのチャネルを通して垂直に流れる点である。これによって、図1に示すプレナDMOSデバイスのよう

な、電流がチャネルを水平に流れドレインを通して垂直 に流れるMOSFETよりも、高いパッキング密度が得 られる。セル密度がより高いものになることは、基板の 単位面積当たりのデバイス教が増えることを一般には意

バイスのターンオン特性を、動作毎にP+コンタクト領域114のアライメントに応じて変化させることができることになる。しかし、P+領域114を浅くすると、デバイスはターンオフ時に比較的に低い電圧(例えば10V)にしか耐えられなくなる。これは、Pーボディ領域116とドリフト領域111の接合部の周りに広がる空乏層がトレンチのコーナー部分を(例えば図2に示すコーナー122)十分にプロテクトしないからである。この結果、トレンチの近傍に於てなだれ降服が発生しゲート酸化層106を損ない得るキャリアの発生率が高くなり、最悪の場合には、ゲート酸化層106が破壊されることにもなる。従って、図3に示すMOSFETが低電圧デバイスとしては最良のものであるといえる。

【0012】図4に示すのは、更に変形を加えたMOS FET100であり、ことではP+ボディコンタクト領域114がP-ボディ領域116の下側接合部のすぐ上まで延びている。この領域に於けるPイオン濃度を高めることによって、空乏領域の大きさが増加し、これによって、トレンチのコーナー部分122の回りに追加的なシールドが与えられることになる。しかし、デバイスがブレイクダウン状態にされる場合に於ては、ゲート酸化圏106の近傍に於てキャリアが発生し易くなり、ゲート酸化圏が損なわれることになりうる。

【0013】図5~図7に示すような構成に於ては、ブ レイクダウンに関する特性が著しく改善される。とのよ うな構成は、Bulucea等に付与された米国特許第 5、072,266号明細書に記載されている。MOS FET300に於ては、P+領域114がトレンチの底 部より更に低いところまで伸び、セルの中央部に深く、 濃いドープをなされたP領域を形成する。これによって コーナー部分122に於て追加的なシールドがなされる 一方、キャリアの発生は、P+領域114の下側端部3 02に比較的集中するようになるという利点が生ずる。 これは、端部302の下側で電界が強められ、これによ ってゲート酸化層106に隣接した場所でなく。前記の 場所若しくは接合部の湾曲に沿った部分に於てキャリア が発生するためである。ゲート酸化106に掛かる負担 が低減し、高電圧下で使用した場合のMOSFET30 ①の信頼性が改善される。これは、たとえデバイスの接 台部に於ける実際のプレイクダウン電圧が低減してしま う場合であってもいえることである。

【0014】図6に示すのは、図5に示すセルの左半分の断面図であって、障様するセルの一部も示されてい

とホウ素イオンがチャネル領域に導入されてしまうため、セル密度の上昇に制限を加える点である。上記のように、これによってMOSFETの関値電圧が高くなる傾向がある。第2に、P+領域114が存在することによって、電子の流れがチャネルから流れてドリフト領域111にはいるときに電子の流れに対するピンチ抵抗が生じる傾向がある点である。(例えば図2に示すような)深いP+領域を含まない実施例に於いては、電流経路はドリフト領域111に達したとき紅がる。このように電流が広がって流れることによって、Nエピタキシャル層110に於ける単位面積当たりの平均電流が低下し、MOSFETのオン抵抗も減ることになる。従って、深い中央P+領域が存在すると電流経路の近がりが

[0016]

制限され、オン抵抗が高くなる。

【発明が解決しようとする課題】従って、本発明の目的は、深いP+領域による改善されたプレイクダウンに関する特性と、低いオン抵抗とを兼ね備えたバーチカルトレンチ型MOSFETを提供することである。

【0017】

【課題を解決するための手段】本発明のトレンチ型MOSFETは、トレンチの中に形成されたゲートと、第1 導電型のソース領域と、前記ソース領域の下に配置された第2 導電型のボディ領域と、前記ボディ領域の下に配置された導電型のドレイン領域と、前記ドレイン領域の外部の「薄いドーブをなされた」領域者しくは「ドリフト」領域とを有し、前記ドリフト領域のドーバント濃度は前記ドレイン領域は基板を有し、または「進バーチカル型」の実施例に於いては、ドレイン領域は、例えば「シンカー」領域を介して半導体材料の上側表面と接続される第1 導電型の埋込層を有する。ドレイン領域はエピタキシャル層若しくは基板の中に形成される。

【0018】MOSFETがターンオン状態の時、 電流 はトレンチに隣接するボディ領域内部のチャネルを通し て垂直方向に流れる。

【①①19】本発明によればドリフト領域は抵抗率の異なる複数の領域を有する。比較的高い抵抗率の領域はトレンチの下側に隣接して設けられたドリフト領域の中に形成される。高い抵抗率の領域は第1等電型のイオンでドープされるが、この時のドーパント設度は、ドリフト領域の他の部分の第1導電型のイオンの設度よりも低い端序である。本発明のMOSFETには接々な配層の等

点を、取り囲む形とするべきである。

【0020】好適な実施例に於いては、ドリフト領域は「デルタ」層も有する。このデルタ層は高い抵抗率の領域に於ける第1等産型イオン濃度よりも高い第1等産型のイオン濃度でドープをなされるため、高い抵抗率の領域よりも低い抵抗率を有する。デルタ層はMOSFETセルの中央部分でトレンチから離れた位置に設けられるのが一般的であり、これはデルタ領域がトレンチに至るまで、若しくはトレンチよりも下の位置まで延びているような実施例に於いても同様である。デルタ層は、それ 10を取り置むドレイン領域の抵抗率よりも高い抵抗率を有する。

【0021】トレンチに隣接する高い抵抗率の領域は、トレンチの境界部分、特に角張ったコーナー部分に沿った電界強度を制限し、これによってゲート酸化層の近傍で電圧のプレイクダウンが生ずるのを防ぐ効果を与える。「デルタ」層は、電圧のプレークダウンの発生を、ゲート酸化層の表面でなく、MOSFETセルの中心部分の近傍に集中するようにさせる役割を果たしているのである。即ち、デルタ層によって電流経路の広がりが改 20 暮され、MOSFETのオン抵抗が低減されるのである。

【0022】とのような技術によって、上記の第2準電型の深い中心部分の領域に於ける場合のように、セル密度の上昇を制限することなく、トレンチに於ける電界を低減することができる。更に、電流経路はトレンチの領域に於て密でないので、本発明のMOSFETのオン抵抗は中央部の深い拡散部分を有する実施例と比較して改善される。

【0023】これとは別に、セル密度があまり重要でな 30 れる。い場合には、第2導管型の領域はMOSFETセルの中央部に形成され、トレンチのエッジ部分に於ける電界強 板の中度を副御するのを助ける形となる。第2導管型の中央部 を有す分の領域は全体で用いられることもあれば、デルタ層と 若しく共に用いられる場合もある。 【00

【0024】ここで用いられた、「〜より低い」」「〜より高い位置の」、若しくは「橋向きの」等の物理的な方向若しくは関係を特定する言葉は、トレンチがデバイスの上側表面に設けられた形となる図5、図7.及び図9のように示されたMOSFETを説明するために用い40ちれている。これらの表現は、図面上での表示に関するものであって、実際のMOSFETの方向には関係がないということを理解されたい。

域41に隣接して形成され、領域41及び46は金属コンタクト46Mによってショートされている。

【0026】Nドレイン領域43は、との実施例においては4つの異なる領域を有する。それは基板43S、

「ドリフト」領域43D、トレンチ48の一部に隣接して設けられた高い抵抗率の領域43HR、及び中央「デルタ」屋43LRであって、中央デルタ層43LRは領域43HRと比較して低い抵抗率を有する。

【0027】ここで用いられている「デルタ層」という 言葉は、トレンチ型バーチカルMOSFETにおけるボ ディ領域の下層をなす層を意味しており、そのドーパン ト濃度はデルタ層のすぐ下の領域のドーパント濃度より も高い。デルタ層の境界部分は、ドーパント濃度の低下 が止まった位置(例えば、ドーパント遺度が一定になる か若しくは上昇し始める位置)、若しくはデルタ層がボ ディ領域と接触する位置にある。(デルタ層の形成に用 いられるドーパントの中にはボディ領域まで浸透するも のもあるが、このときボディ領域を形成するのに用いる れるドーパントは重復した領域におけるデルタ層ドーパ ントを消儀し選ドープする。) デルタ層の下側境界面の 位置は、トレンチの底部の上側若しくは下側にあり、セ ルの中央部における逆の導電型の領域の底部よりも高い か若しくは低い高さである。デルタ層の上側境界面は、 ボディ領域の下側接合部と一致するか、若しくはボディ 領域の下側接合部よりも下の位置となる。

【0028】ドリフト領域43D及び全ての上層をなす 半導体層はエピタキシャル層47の中に形成され、エピ タキシャル層47は基板43Sの上側表面上に形成され る。トレンチ48もエピタキシャル層47の中に形成され れる。

【0029】他の実施例においては、ドリフト領域は基板の中に形成される。更に、トレンチ48が矩形の断面を有するが、トレンチの断面の形状はU型若しくはV型若しくは他の形状でもよい。

【0030】図9にはMOSFET40のセルの半分の 断面が示されている。従って、図の左側の蟾部は概ねゲート44の中央部となり、5C-5Cに沿った断面はセルの中央部となる。ゲート44は直線的な、六方晶形の、若しくは他の型の格子バターンに形成され(図6及び図7参照)、この場合「セル」はゲート44の一部分によって回り全部を囲まれた領域を含むことになる。別の実施例では、ゲート44は平行な「ストライプ」形状に形成される。

向きの距離(μm単位)を横軸に、ドーパント濃度(c m"単位)の10を底とする対数を緩軸にとっている。 基板43SはN -型ドーパントでドープされ、低抗率が 概ね3.0mΩ-cmとなるようにされる。N-型ドー パントの濃度は、ドリフト領域43Dに於いては、5x 10¹⁴~5×10¹⁴cm⁻¹(例えば6×10¹¹cm⁻¹) に、高抵抗率領域43HRに於いては、3×1011~3 ×10¹⁶cm⁻¹(例えば3×10¹¹cm⁻¹)に低下す る。ドリフト領域43D及び高抵抗率領域43HRに於 けるドーパント途度がそれぞれ6×10¹¹、3×10¹¹ cm⁻'であることによって、N-チャネルのための抵抗 率がそれぞれり、8mΩ-cm、1、5mΩ-cmとな る。高抵抗率領域4.3 HRのドーパント濃度は、デルタ 層43LRのそれよりも低いものであるべきである。 【0033】ゲート4.4は歳度5×1011cm1の嫌イ オンでドープされ、典型的には面抵抗200/面積とな るようにされる。《Pーチャネルデバイスに於いては、 ゲートはボウ素でドープされる。)トレンチ48の底部 は、上側表面より鉄ね1、6μm(または1~3μmの 範囲)の深さであり、領域43月Rとドリフト領域43 Dの境界は、上側表面より概ね2. 6 μm (または2~ 5μmの範囲)の深さにある。エピタキシャル層47 は、概ね5.0µmの厚みを有する。

【0034】図11に示すのは、図9の5B-5Bに沿 った、MOSFET40の断面のドーパント濃度であ る。墓板43S及びドリフト領域43Dにおけるドーバ ント濃度レベルは図10に示したものと同じである。同 様に、領域43HRにおけるN-型ドーパント濃度も3 ×1010cm1のままであるが、領域43HRは上側表 面から1.2μm以内の領域まで、もしくはトレンチの。 艦部よりも高い位置まで延在している。P - ボディ42 におけるドーパント濃度は、鎖域43HRとの総合部に おける6×10¹⁴cm⁻¹から、ソース領域41との接合 部における約1×10~cm~まで高められている。 ソ ース領域41におけるN-型ドーパント濃度は、その接 台部分における約1×10~cm~から、構造の上側表 面における2×10'"cm"まで上昇している。図10 及び図11から、高抵抗率の領域43HRはトレンチ4 8の底部及び側部の周りに延在し、一般に電界が最大と なるトレンチ48のコーナー部分を含む形となっている 40 のは明らかである。

【0035】図12に示すのは、図9の5C-5Cに沿ったMOSFET40の断面のドーパント線度であっ

セルの中央部におけるP-ボディ領域42のすぐ下に は、デルタ層43LRがあり、これは図9の実線で示さ れるように、ドリフト領域43Dの普通の部分まで延在 する場合もある。これとは別に領域43HRの一部分は デルタ圏43LRをセルの中央部におけるドリフト領域 43Dの普通の部分から隔てている。このことは図9に おいて破線で示されており、また、別の実施例に於ける ドーパント濃度は図12において破線で示されている。 【0036】デルタ圏43LRは、そとでプレイクダウ 10 ンが発生した場合にゲート酸化領域4.5を損ない。また は破壊する可能性のあるトレンチに隣接した位置でブレ ークダウンを発生させるのではなく。セルの中央部の領 域においてブレイクダウンが発生するようにするのを確 実にするために設けられるものである。更に、デルタ層 43 LRは低低抗率の領域であって、領域43HRの高 い抵抗率をある程度消儀するものである。従って、領域 43HRとデルタ圏43LRとの組み合わせによって、 トレンチを取り囲む比較的高い抵抗率の領域とセル中央 部の比較的低い抵抗率の領域とが形成される。

【0037】図13~図22は本発明に基づきMOSF ETの製造プロセスを示したものである。

【0038】図13に示すように、プロセスは基板15 0から関始されるが、この基板150は500μmの厚みを得し、抵抗率は3mΩ-cmである。第1のN-エピタキシャル層151及び第2のN-エピタキシャル層152が続けて基板150の上側表面上に成長させられる。第1のN-エピタキシャル層151は、例えば6×101cm²の機度でドープされ、第2のN-エピタキシャル層152は、例えば3×101cm²の機度でドープされる。好ましくは、基板150はエピタキシャル層151及び152の成長過程においてエピ・リアクタ(epi reactor)から除去されないようにしておく。

【0039】別の実施例においては、2つの具なる均一なドーパント競技を有するエピタキシャル層を成長させるのでなく、エピタキシャル層の少なくとも一部分が成長させられている間にN-型ドーパント機度を徐々にかつ単調に低減させて、高い抵抗率の領域を形成する。ドーパント機度は、例えば、基板の機度から、約3×10%cm³である表面近傍(例えば約3μmの深さ)の機度まで徐々に低減させることができる。このようなドーパント機度の低減は、線形のもしくは他の関数に基づいて実施され得る。

【0040】次に、900℃~1100℃の酵素流の中

シリコンゲートのバスの接続に使用するための領域が残される。

【0042】図15に示すように、酸化層154は、汚染を防止するべく400人の厚みに成長させられ、次にトレンチ領域がフォトレジストによってパターニングされる。次に、トレンチがエッチングされて適当な深さを有するようにされ、トレンチの底部の下の第2のNーエビタキシャル層152の厚みが所望の厚みとなるようにされる。

【0043】図16に示すように、続いて、酸化層15 4及びフォトレジストが除去される。次に、ゲート酸化 層155がトレンチの上側表面も含む構造の上側表面上 に成長させられる。ゲート酸化層155はTCA(トリ クロロエチレン)のような塩化物を含んだ乾燥した酸素 の中で成長させられる。ゲート酸化層の厚みは80~2 000Aの範囲とされる。

【0044】図17に示すように、ポリシリコンゲート 156は被覆されて、トレンチが坦められる。このプロ セスは好ましくは、化学気相成長プロセスを用いて行わ れる。次にポリシリコンゲート156はエッチングされ 20 て、平坦な衰面に戻される。チップはマスクされ、ポリ シリコンゲート156は、トレンチから露出されており ゲートコンタクトを形成している領域を保護する。ポリ シリコンゲート156は雑でドープされ、面抵抗が20 ②/面積となるようにされる。このドーピングはエッチ バックの前後に行われる。1つの方法によれば、トレン チがエッチングされる前に、ポリシリコンゲート156 をPOChで「プリデッピング(predepping)」するこ とによってドーピングがなされる。別の実施例において は、ゲートが、その形成過程においてin situで 30 ドーピングされる。

【0045】図18に示すように、P-ボディ157は、37~150KeVのエネルギで5×10"cm"の職素イオンを、ブランケット注入によりゲート酸化層155を通して注入される。次に、P-ボディ157は 窒素雰囲気の中で1~6時間900~1100℃で加熱するととによって1、2μmにされる。これとは別に、マスクを用いてP-ボディ注入をデバイスのアクティブ領域に制限することもできる。

【0046】図19に示すように、酸化層155の上側 40 表面はマスクされて、ソース領域158は40~80K eVのエネルギで4×10"~1×10の"cm"の注 入をなされる。ソース領域158は15~60分間90

て注入がなされる。Nデルタ圏160は $60\sim150$ K e V のエネルギで $1\times10^{12}\sim5\times10^{12}$ c m $^{-1}$ の解イオンを注入される。

【0048】図21に示すように、P+コンタクト領域 161に同じマスクを通しての注入が行われるが、これ は20~80Kevエネルギーで8×10**~5×10 **cm**のホウ素イオンを用いて行われる。次に、構造 は15~30分間900~1100*Cの熱処理を受け る。このプロセスによってNデルタ層160が活性化さ 10 れ、BPSC層159がプローされる。

【0049】図22に示すように、金属圏162がスパッタリングによって1~4μmの厚みで被着される。金属圏162は好ましくは2%の銅及び2%のシリコンを有するアルミニウムである。金属圏162は、適当にエッチングされて、構造体はS1,N,もしくはBPSGの不活性化圏(図示せず)で覆われることになる。

【0050】上記のプロセスにおいて、コンタクトマスクはNデルタ層160及びP+コンタクト領域161の注入に於けるマスクとして使用される。別の実施例では、Nデルタ層160及びP+コンタクト領域161はそれぞれ各領域のマスクを通して注入がなされる。また、注入の実施順序を変えることもできる。例えば、Nデルタ層160の注入は、Pーボディ157の注入(図18)の後で、かつソース領域158の注入の直ぐ前に行うようにすることもできる。

【0051】デルタ圏の注入はPーボディ領域の注入及び拡散の前に行われる。これが完了すると、デルタ圏は、ボディドライブイン拡散の間に拡散し、下側境界面の深さが深まり、衛幅が拡がる。デルタ圏が橋向きにトレンチに至るまで延在しない場合は、処理に限してその寸法がそれなりに小さくなるように考慮しなければならない。

【りり52】前述のように、デルタ層はPーボディの形成に前後して、もしくはソース領域の形成に前後して導入される。デルタ層、Pーボディ及びソースの形成順序に関わりなく、トレンチエッチング及びゲートの形成はすべての注入処理が終了した後に行われる。例えば、Pーボディ、ソース、浅いP+及びデルタ層がトレンチ、ッチングの前に形成され、その後トレンチ、ゲート酸化及びゲートが形成され得る。別の実施例では、トレンチのエッチングがソース拡散の後で、かつデルタ層注入の前に行われる。これらのプロセスステップの順序を変えることによってMOSFETの基本的な機造は変わらな

できることになる。

17

【0054】図23に示すのは、満軸を基板とエピタキシャル層との境界面からの距離、縦軸をエピタキシャル層の成長時におけるドーパント濃度として示した。あり得べき状態である。突線は図13に示す突施例の「ステップ関数」の場合を表し、磁線は上途のドーパント濃度を徐々に減らした場合を表している。斜線部は、エピタキシャル層の成長時にドーパント「パルス」を与えることによって形成されたデルタ層を表している。

【0055】デルタ層は、それが注入によって形成されたものであれ、エピタキシャル層の成長時に形成された 10ものであれ、ウエハ表面に積向きに延在しているが、ゲートトレンチが割り込んでいる部分には延在していない。とのことは図26及び図27において、例えば、デルタ層184がチップ上の隣接するMOSFETセル間に延在している部分において示されている。

【0056】これとは別に、図4及び図5~図7に示すように、中央のP+領域は、デルタ層43LPによって置き換えられるか、もしくはデルタ層を含む形としても良い。他の実施例においては、デルタ層43LP及び中央のP+領域が省略される。図24に示すのは、デルタ 20 層181及び比較的深い中央P+領域に接している高い抵抗率の領域180を含む実施例である。図25の実施例は、図24の実施例と概ね同様であるが、中央P+領域183が図24のものに比べて浅い点で異なっている。図26及び図27において、デルタ層184はトレンチの側壁に至るまで延在している。図26は深い中央P+領域182を有し、図27においてはより浅いP+領域183が含まれている。

【0.057】本発明に基づき構成されたMOSFETの 性能を検査するべく、いくつかのシミュレーションテス 30 トを2次元デバイスシミュレータMedici(登録商 標)を使用して行った。はじめに分析したデバイスは、 図5に示すようなセル幅9 μ m(例えばゲートの中央部 からセルの中央部までの距離が4.5 μ m)のMOSF ET300である従来の60Vデバイスである。ゲート ーソース管圧 $V_{as}=10V$. ドレインーソース電圧 $V_{as}=0$.1Vとすると、単位チャネル帽あたりのドレイン 電流 I_{as} は2.0×10 A/ μ mである。同じ V_{cs} 及び V_{as} として、同様に V_{as} のである。単位幅あたりのドレイン ると、 V_{as} として、同様に V_{as} のである。(ここで V_{as})を がな2.1×10 A/ μ mである。(ここで V_{as})を はゲートの豪面と平行して測定された単位幅あたりの電 流である。従ってセル幅 V_{as} 、及びゲート幅Gを有す イスは深い中央P+領域(図5参照)を有していた。この構造はP+領域がトレンチのエッジに接触してしまうために5μmセルデバイスでは不可能である。上述のように、このことによって不適格な高い関値電圧が生じ、オン抵抗の著しく高い、ひどく「狭い」ドリフト領域が

【0059】とのために、本発明に基づく、図9に示した構造の 5μ mをルデバイスがテストされた。 $V_{65}=1$ 0V. $V_{65}=0$. 1V とすると、ドレイン電流 I_{65}/W は 1.8×10^{10} A/ μ mに等しくなる。また、 5μ m セルデバイスのバッキング密度が高くなるために、この電流は 7μ mをルデバイスの場合と較べて単位面積あたりのオン抵抗が $20\%減少し、これは、<math>9\mu$ mをルデバイスと比較してオン抵抗が40%減少したことに相当する。

【りり60】図28に示すのは、本発明に基づく5μmセルデバイスにおける電流の分布である。Pーボディ領域42及びゲート44の位置が図28に示されている。図29に示すのは、分析された9μmセルデバイスにおける電流分布である。図28及び図29における電流経路を示す線の間の空間は、そこに全電流に対する同程度のパーセンテージの電流が分布していることを表している。図28及び図29を比較すると、本発明に基づいて製造されたMOSFETが、より均一な電流分布を有していることが分かる。均一な電流分布のデバイスのオン抵抗は減る傾向がある。

【0.061】 5μ mセルデバイスのブレイクダウン電圧を分析して、 9μ mセルデバイスのブレイクダウン電圧と比較した。ととで再び、二次元デバイスシュミレータMedic!(登録商標)が用いられる。図3.0及び図3.1に示すのは $V_{os}=6.0$ Vでオフ状態にされた 9μ mセルデバイスの等ポテンシャル線及び電界分布(theelectric field contours)である。図3.1を参照すると、トレンチの底部の中央(点A)及びトレンチのコーナー(点B)における電界はそれぞれ2.6 V/ μ m及び3.6. 2 V/ μ mである。

【0062】5µmセルデバイスに対する等ポテンシャル線及び電界分布は図32及び図33にそれぞれ示されている。点A及び点Bにおける電界がそれぞれ29.1 V/µm、35.8V/µmであることは重要である。 9µmセルデバイスの対応する値を比較すると、5µmセルデバイスのブレイクダウン電圧は概ね等しいことが分かる。

特関平8-250731

分値り、73が求められる。ここで、これらのデータ は、これろの2つのMOSFETのプレイクダウン電圧 が近いものであることを意味している。

【0064】従って、図30、図31、図32、図3 3. 図34、及び図35に示すデータが示すのは、本発 明に基づいて製造された5 μmセルデバイスが従来の9 μm セルデバイスのプレイクダウン特性とほぼ同様の特 性を有し、従って上記の改善されたオン抵抗はブレイク ダウン電圧を低下させるという犠牲の下に達成されたも のではないということである。

【①065】上記の実施例は、一般的にドレイン及びド レインコンタクト領域を形成する基板がチップの底面に 配置されるバーチカルトレンチMOSFETの実施例で ある。本発明の原理は、ドレインコンタクト領域がチャ プの上側表面上に形成される、いわゆる「進パーチカル (quasi-vertical)」MOSFETにも適用可能であ る。図36に示すのは図25に示すMOSFETに似た 準パーチカルMOSFETであって、これはドリフト鎖 域312、高い低抗率の領域314及びデルタ層316 を有する。しかしながら、ドレインは埋込層318によ 20 階を示したものである。 って形成され、この坦込層はP基板320とドリフト鎖 域312との境界面に配置される。チップ上側表面上の ドレインコンタクト306はシンカー304によって超 込層318と結びつけられている。

【0066】上記の実施例はNーチャネルOSFETに 関するものであるが、本発明の原理がPーチャネルMO SFETにも適用可能であることは明らかであろう。

【0067】上途した特定の実施例は本発明の考え方を 説明するためのものであり、本発明が上述の実施例に限 **られるものではない。**

[0068]

【発明の効果】以上より、本発明に基づき、ブレイクダ ウン電圧を高く維持したまま、電流分布の拡大によって オン抵抗を低く改善したバーチカルトレンチ型MOSF ETが提供される。

【図面の簡単な説明】

【図1】従来のプレナー型の二重拡散MOSFETの断 面図である。

【図2】比較的浅いP+コンタクト領域を有する典型的 ルの断面図である。

【図3】比較的浅いP+コンタクト領域を有する負型的 なパーチカルトレンチ型N-チャネルMOSFRTのセ

の下側の位置まで延びているものが示されている。

【図6】図5に示すNーチャネルMOSFETの断面斜 視図である。

【図?】図6と同形のPーチャネルMOSFETの断面 斜視図である。

【図8】ゲート金属コンタクト部分がデバイスの上側表 面に形成されているのを示す断面図である。

【図9】本発明に基づくMOSFETの断面図である。

【図10】図9に示すMOSFETのゲートに沿った断 10 面のドーパント濃度を示したグラフである。

【図11】図9に示すMOSFETのチャネルの近傍に 於ける断面のドーパント幾度を示したグラフである。

【図12】図9に示すMOSFETのセルの中央部に於 ける断面のドーパント濃度を示したグラフである。

【図13】図13~図22に於いて順に示された本発明 に基づくMOSFETの製造プロセスの中の、1つの段 階を示したものである。

【図14】図13~図22に於いて順に示された本発明 に基づくMOSFETの製造プロセスの中の、1つの段

【図15】図13~図22に於いて順に示された本発明 に基づくMOSFETの製造プロセスの中の、1つの段 階を示したものである。

【図16】図13~図22に於いて順に示された本発明 に基づくMOSFETの製造プロセスの中の、1つの段 階を示したものである。

【図17】図13~図22に於いて順に示された本発明 に基づくMOSFETの製造プロセスの中の、1つの段 階を示したものである。

30 【図18】図13~図22に於いて順に示された本発明 に基づくMOSFETの製造プロセスの中の、1つの段 階を示したものである。

【図19】図13~図22に於いて順に示された本発明 に基づくMOSFETの製造プロセスの中の、1つの段 階を示したものである。

【図20】図13~図22に於いて順に示された本発明 に基づくMOSFETの製造プロセスの中の、1つの段 階を示したものである。

【図21】図13~図22に於いて順に示された本発明 なパーチカルトレンチ型NーチャネルMOSFETのセ 40 に基づくMOSFETの製造プロセスの中の、1つの段 階を示したものである。

> 【図22】図13~図22に於いて順に示された本発明 に基づく MOSFF Tの製造プロセスの中の、1つの段

(12)

待闘平8-250731

21

【図26】トレンチの側壁に延びるデルタ層を有するM OSFETの断面図である。

【図27】トレンチの側壁に延びるデルタ層を有するM OSFETの断面図である。

【図28】本発明に基づく5μmセルMOSFETに於ける電流分布を示したものである。

【図29】従来の9 mmセルMOSFETの電流分布を示したものである。

【図30】9μmセルMOSFETに於ける等ポテンシャル線を示したものである。

【図31】9μmセルMOSFETに於ける電界分布を示したものである。

【図32】本発明に基づく5μmセルMOSFETに於ける等ポテンシャル線を示したものである。

【図33】本発明の基づく5μmセルMOSFETに於ける電界分布を示したものである。

【図34】従来の9μmセルMOSFETのイオン化率 を示したものである。

【図35】本発明に基づく5μmセルMOSFETのイオン化率を示したものである。

【図36】準パーチカルMOSFETの実施例の断面図である。

【符号の説明】


- 12 ソース領域
- 14 P-ボディ領域
- 16 N-エピタキシャル層
- 18 ゲート
- 20 基板
- 22 空芝居
- 40 MOSFET
- 41 N+ソース領域
- 4.2 P-ボディ領域
- 4.3 Nドレイン領域
- 430 ドリフト領域
- 4.3 S N+基板
- 43 HR 高い抵抗率の領域
- 43 LR 中央デルタ層
- 44 ゲート
- 4.5 酸化層
- 46 P+コンタクト領域
- 46M 金属コンタクト
- 47 エピタキシャル層
- 48 トレンチ

100 MOSFETER

- 102 ゲート
- 104 ゲート
- 106 ゲート酸化圏
- 108 ゲート酸化層
- 110 N-エピタキシャル層
- 111 ドリフト領域
- 112 N+ソース領域
- 114 P+コンタクト領域
- 10 116 アーボディ領域
 - 117 酸化層
 - 118 ソースコンタクト
 - 120 基板
 - 121 ゲート金属領域
 - 122 (トレンチの) コーナー部分
 - 150 基板
 - 151 (第1の) N-エピタキシャル層
 - 152 (第2の) N-エビタキシャル層
 - 153 フィールド酸化層
 - 20 154 酸化層
 - 155 ゲート酸化層
 - 156 ポリシリコンゲート
 - 157 アーボディ領域
 - 158 ソース領域
 - 159 ホウ素雑珪酸ガラス (BPSG) 層
 - 160 Nデルタ圏
 - 161 P+コンタクト領域
 - 162 金属層
 - 180 高い抵抗率の領域
 - 30 181 デルタ層
 - 182 中央P+領域
 - 183 中央P+領域
 - 184 デルタ層
 - 200 MOSFETth
 - 300 MOSFETセル
 - 302 (P+コンタクトの)下端部
 - 304 N+シンカー領域
 - 306 ドレインコンタクト
 - 312 ドリフト領域
 - 40 314 高い抵抗率の領域
 - 316 デルタ層
 - 318 N坦込層
 - 380 P基板


· **(1**3)

特闘平8-250731




http://www4.ipdl.ncipi.go.jp/NSAPITMP/web445/20041117235900032914.gif

11/17/2004



http://www4.ipdl.ncipi.go.jp/NSAPITMP/web445/20041117235914776915.gif


特闘平8-25073<u>1</u>




http://www4.ipdl.ncipi.go.jp/NSAPITMP/web445/20041117235929095433.gif

(16)


特闘平8-250731







(17)

特闘平8-250731









[図27]

[図29]



[230]




http://www4.ipdl.ncipi.go.jp/NSAPITMP/web445/20041117235955376364.gif


(18)

特闘平8-250731


[図31]



[232]




[図33]




(19)

特闘平8-250731


[234]



[図35]



[図36]



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-250731

(43) Date of publication of application: 27.09.1996

(51)Int.CI.

H01L 29/78

(21) Application number: 07-351586

(71)Applicant : SILICONIX INC

(22) Date of filing:

26.12.1995

(72)Inventor: DARWISH MOHAMED N

WILLIAMS RICHARD K

(30)Priority

Priority number: 94 367516

Priority date : 30.12.1994


Priority country: US

(54) TRENCH MOSFET PROVIDED WITH BOTH HIGH BREAKDOWN VOLTAGE AND LOW ON-RESISTANCE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a vertical trench type MOSFET, which realizes a low ON-resistance, while maintaining high a breakdown voltage.

SOLUTION: A vertical-trench type MOSFET has a gate formed in a trench 48. A switching MOSFET 40 has a drain, which has a comparatively high- resistivity region adjacent to the trench 48 and a comparatively low-resistivity region provided at a place, where it is part from the trench 48. The drain includes also a delta layer having a resistivity lower than that of a delta layer in the central region of a cell of the MOSFET. By the high-resistivity region, a field strength in the edge parts (especially, the corner parts) of the trench 48 is limited and a gate oxide layer is avoided from being impaired. By the delta layer in the central part of the cell, the generation of a breakdown voltage is generated so as to concentrate on the vicinity of the central part, which is



apart from the gate oxide layer, of the cell of the MOSFET. When the MOSFET 40 is at an on-state, an effect of lowering the resistivity of the MOSFET 40 is obtained.

LEGAL STATUS

[Date of request for examination]

14.03.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office